- $`c_0`$, la retenue entrante de l'additionneur, qui s'appliquera à l'addition des deux bits de poids faible.
- $`p_0`$ à $`p_3`$ les informations de propagation issues des 4 additionneurs 1-bit (du poids faible $`p_0`$ vers le poids fort $`p_3`$).
- $`g_0`$ à $`g_3`$ les informations de propagation issues des 4 additionneurs 1-bit (du poids faible $`g_0`$ vers le poids fort $`g_3`$).
- $`g_0`$ à $`g_3`$ les informations de génération issues des 4 additionneurs 1-bit (du poids faible $`g_0`$ vers le poids fort $`g_3`$).
Les sorties sont $`c_1`$, $`c_2`$, $`c_3`$ et $`c_4`$, où $`c_i`$ est la retenue sortante de l'addition des bits de rang $`i-1`$ qui s'applique donc comme retenue entrante pour l'addition des bits de rang $`i`$. À noter que $`c_4`$ n'est pas directement ré-utilisée dans l'additionneur 4-bits.
...
...
@@ -39,4 +39,4 @@ Les sorties sont $`c_1`$, $`c_2`$, $`c_3`$ et $`c_4`$, où $`c_i`$ est la retenu
## Additionneur 4-bits avec calcul anticipé de la retenue
1. À l'aide de 4 additionneurs 1-bit avec calcul anticipé de la retenue et d'une unité de calcul anticipée de la retenue, dessinez dans Logisim Evolution un additionneur 4-bits avec calcul anticipée de la retenue.
2. Identifiez le chemin critique de ce circuit et donnez sa longueur (en nombre de porte logique traversée). Comment cela se compare-t-il avec le circuit précédent ?
2. Identifiez le chemin critique de ce circuit et donnez sa longueur (en nombre de porte logique traversées). Comment cela se compare-t-il avec le circuit précédent ?
